DIALOG(R)File 347:JAPIO (c) 2000 JPO & JAPIO. All rts. reserv.

03787474 **Image available** SEMICONDUCTOR DEVICE FOR DRIVING PLATE TYPE LIGHT VALVE

PUB. NO.:

04-152574 [JP 4152574 A]

PUBLISHED:

May 26, 1992 (19920526)

INVENTOR(s): HAYASHI YUTAKA

KAMIYA MASAAKI KOJIMA YOSHIKAZU TAKASU HIROAKI

APPLICANT(s): AGENCY OF IND SCIENCE & TECHNOL [000114] (A Japanese

Government or Municipal Agency), JP (Japan)

SEIKO INSTR INC [000232] (A Japanese Company or Corporation),

JP (Japan)

APPL. NO.:

02-277436 [JP 90277436]

FILED:

October 16, 1990 (19901016)

INTL CLASS:

[5] H01L-029/784; G02F-001/136

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components); 29.2 (PRECISION

INSTRUMENTS -- Optical Equipment)

JAPIO KEYWORD:R011 (LIQUID CRYSTALS); R097 (ELECTRONIC MATERIALS --

Metal

Oxide Semiconductors, MOS)

JOURNAL:

Section: E, Section No. 1263, Vol. 16, No. 435, Pg. 99,

September 10, 1992 (19920910)

ABSTRACT

PURPOSE: To prevent back channel effectively and shut off an incident light by controlling the inductance of the channel region of a transistor, which constitutes a switching element with main and sub gate electrodes in a pair through each insulating film from both sides of a semiconductor film.

CONSTITUTION: Lamination structure 2 is made on a supporting substrate 1, and at the surface is made a light valve driving transparent electrode, that is, a picture element electrode 3. And a switching element 4 for selectively exciting the picture element electrode 3 is made at the lamination structure 2, and the switching element 4 is equipped with a drain region 5 and a source region 6, and a channel region 7 is provided between the drain region 5 and the source region 6. A main gate electrode 9 is made through a gate insulating film 8 on the surface side of the channel region 7, and the main electrode 9 controls the conductance of the channel region 7 and turns on or turns off the switching element 4. A shading layer 11 is arranged at the rear of that channel region 7 through an insulating layer 10, and in the case that the shading film of the shading layer 11 is conductive, the shading layer 11 becomes the substrate electrode, too, for controlling the back channel.

DIALOG(R)File 352:DERWENT WPI (c) 2000 Derwent Info Ltd. All rts. reserv.

009006693 **Image available**
WPI Acc No: 92-133997/199217
XRAM Acc No: C92-062654
XRPX Acc No: N92-099998

Flat plate light valve driving device - comprises substrate, semiconductor film, switching transistor, channel region main gate electrode, leakage current inhibiting layer, etc.

Patent Assignee: AGENCY OF IND SCI & TECHNOLOGY (AGEN); SEIKO INSTR INC (DASE); KOGYO GIJUTSUIN (AGEN); SEIKO ELECTRON CO LTD (SEIK-N)

Inventor: HAYASHI Y; KAMIYA M; KOJIMA Y; TAKASU H

Number of Countries: 007 Number of Patents: 013

Patent Family:

Patent No Kind Date Applicat No Kind Date Main IPC Week EP 481734 A 19920422 EP 91309495 A 19911015 199217 B EP 481734 B1 19991229 EP 91309495 A 19911015 H01L-027/12 200005 DE 69131879 E 20000203 DE 631879 A 19911015 H01L-027/12 200013 EP 91309495 A 19911015 US 6040200 A 20000321 US 91771756 A 19911004 H01L-021/84 200021

US 9360163 A 19930507

US 97834168 A 19970414

 JP 4152574
 A
 19920526 JP 90277436
 A
 19901016 H01L-029/784
 199231

 US 5233211
 A
 19930803 US 91771756
 A
 19911004 H01L-027/01
 199332

 EP 481734
 A3 19930825 EP 91309495
 A
 19911015
 199508

 TW 236681
 A
 19941221 TW 91107841
 A
 19911004 G02B-003/00
 199510

<u>JP 9</u>6024193 B2 19960306 JP 90277436 A 19901016 H01L-029/786 199614

JP 9102610 A 19970415 JP 90277436 A 19901016 H01L-029/786 199725

JP 9524343 A 19901016

US 5672518 A 19970930 US 91771756 A 19911004 H01L-021/265 199745

US 9360163 A 19930507

US 5759878 A 19980602 US 91771756 A 19911004 H01L-021/86 199829

US 9360163 A 19930507

US 95496540 A 19950629

US 5926699 A 19990720 US 95496540 A 19950629 H01L-021/86 199935

US 9889465 A 19980602

EP 481734

Priority Applications (No Type Date): JP 90277436 A 19901016; JP 9524343 A 19901016

Cited Patents: No-SR.Pub; 2.Jnl.Ref; EP 136509; JP 58218169; US 4609930; US 4748485; US 4751196; US 4875086

Patent Details:

Patent Kind Lan Pg Filing Notes Application Patent

EP 481734 A E 14

Designated States (Regional): DE FR GB IT

EP 481734 B1 E

Designated States (Regional): DE FR GB IT

DE 69131879 E Based on

US 6040200 A Div ex US 91771756

		Cont of	US 9360163		
		Div ex	US 5233211		
		Cont of	US 5672518		
JP 4152574	Α	10			
US 5233211	Α	12			
JP 96024193	B2	8 Based on	JP 4152574		
JP 9102610	Α	10 Div ex	JP 90277436		
US 5672518	Α	Div ex	US 91771756		
		Div ex	US 5233211		
US 5759878	Α	Div ex	US 91771756		
		Div ex	US 9360163		
		Div ex	US 5233211		
		Div ex	US 5672518		
US 5926699	Α	Cont of	US 95496540		
		Cont of	US 5759878		

Abstract (Basic): EP 481734 A

Semiconductor device comprises: support substrate (1); semiconductor thin film (23); switching transistor (4); channel region (7); main gate electrode (9); electrode (3) connected to the switching transistor so that a leakage current inhibiting layer (11) is disposed on the side of the channel region opposite the gate electrode.

Also included method for mfr. comprises: (A) forming substrate (1, 2) by laminating a light shielding thin layer (21) on insulating film (22) and a semiconductor film (23) on a support substrate (1); (B) forming a light shielding pattern layer by selectively etching the laminate to form a switching transistor (4) having a channel region (7) in the semiconductor thin film and a main gate electrode (9) covering it; (C) forming an electrode (3) electrically connected to the switching element and the substrate.

Also included is a light valve device including stacked layers mfd. as described.

USE/ADVANTAGE - Device can be used for driving light valves of flat plate type. Structure has thin film transistors capable of effectively preventing back-gating and of blocking incident light.

Dwg.1/5

Title Terms: FLAT; PLATE; LIGHT; VALVE; DRIVE; DEVICE; COMPRISE; SUBSTRATE; SEMICONDUCTOR; FILM; SWITCH; TRANSISTOR; CHANNEL; REGION; MAIN; GATE:

ELECTRODE; LEAK; CURRENT; INHIBIT; LAYER

Derwent Class: L03; P81; U14; V07

International Patent Class (Main): G02B-003/00; H01L-021/265; H01L-021/84; H01L-021/86; H01L-027/01; H01L-027/12; H01L-029/784; H01L-029/786

International Patent Class (Additional): G02F-001/13; G02F-001/136;

H01L-021/336; H01L-027/13; H01L-029/78; H01L-031/18

File Segment: CPI; EPI; EngPI

⑲日本国特許庁(JP)

⑩ 特許出頭公開

母 公 開 特 許 公 報(A) 平4-152574

fint. Cl. 5

業別記号

庁内整理番号

每公開 平成4年(1992)5月26日

H 01 L 29/784

9056-4M 9056-4M H 01 L 29/78

3 1 1 X 3 1 1 **

審査請求 有 請求項の数 17 (全10頁)

9発明の名称

平板型光弁駆動用半導体装置

②特 顧 平2-277436

❷出 頭 平2(1990)10月16日

砂発 明 者 林

| 茨城県つくば市梅園1丁目1番4 工業技術院電子技術総

合研究所内

伽発明者神谷

昌明

東京都江東区亀戸6丁目31番1号 セイコー電子工業株式

会补内

勿出 顕 人 工 葉 技 術 院 長

東京都千代田区霞が関1丁目3番1号

@復代理人 弁理士 林 敬之助

切出 願 人 セイコー電子工業株式

東京都江東区亀戸6丁目31番1号

会社

四代 理 人 弁理士 林 敬之助

最終頁に続く

明·加·自

1. 発明の名称

平板型光井電動用半導体装置

- 2. 特許請求の範囲
- 1. 支持基板と、该支持基板の上に配置された遮光 性帯膜と、波遮光性薄膜の上に絶線膜を介して配置された半導体薄膜とを含む積層構造を有する複合基板と、

波波合基板の上の少なくとも前記遮光性序襲を とり除いた部分上に配置された光弁駆動用透明電 極と、

数半導体薄膜に形成されたチャネル領域及び後 チャネル領域の導通を制御する為の主ゲート電極 を育するトランジスタからなり、波透明電極を選 択的に励起する為のスイッチング第子と、

設選光性薄膜から構成されており談チャネル領域に対して該主ゲート電極の反対側に配置された 選光層とからなる半導体装置。

2. 適光層は導電性材料からなる路水項1に記載の

半導体装置。

- 4. 接チャネル領域は、シリコン単結晶からなる半 導体離績に形成されている野求項1に記載の半導 体装置。
- 5. 過光性の絶縁材料からなる支持基板と、放支持 基板の上に配置された遮光性海膜と、放遮光性海 膜の上に配置された絶縁膜と、放絶線膜の上に配 置されているとともに**決絶縁**腕に対して接着され た単結晶材料からなる半導体機膜とを含む積層構 遠を有する複合基板。
- 6. 模選光性薄膜は導電性材料からなる請求項5に 記載の複合装板。
- な選先性薄膜はポリシリコンからなる請求項6
 に記載の複合器板。
- 8. 該選光性薄膜は支持基板からヘテロエピタキシャル成長したシリコン単結晶であり、該半導体 薄膜は、該選光性薄膜からエピタキシャル成長し たものであることを特徴とする請求項5に記載の

设合基板。

- 第基光性理験はゲルマニウムとシリコンゲルマニウムとシリコンのうち少なくとも1つを含む単層膜又は多層膜である前求項6に記載の複合基板。
- 10. 該額屬網造は支持基板と選光性薄膜の間に介在する下地膜を含んでいる請求項5に記載の複合基板。
- 11. 該下地譲はオキシナイトライドからなる請求項 10に記載の複合基板。
- 12. 該下地職は酸化シリコンからなり、該支持基板 は酸化シリコンを主成分とする石英である請求項 10に記載の複合基板。
- is. 製造経験は変化シリコンからなる請求項5に記載の複合基板。
- 14. 該絶録職は酸化シリコンからなる無求項5に記載の複合基板。
- 15. 該絶縁襲は室化シリコンと酸化シリコンの多層 膜である端求項5に記載の複合基板。
- 18. 該半導体薄膜はシリコン単結晶薄膜からなる語 水項5に記載の拠合及収。

[従来の技術]

アクチィブマトリクス装置の原理は簡単であり、各画業にスイッチング素子を設け、特定の画素を選択する場合には対応するスイッチング素子を導通させ、非選択時においてはスイッチング素子を非導通状態にしておくものである。このスイッチング素子は液晶パネルを構成するガラス基板上に形成されている。従ってスイッチング素子の薄膜化技術が重要である。このスイッチング素子として通常薄膜トランジスタが用いられる。

従来、アクティブマトリクス装置においては選 膜トランジスタはガラス落板上に堆積されたシリ コン毒族の表面に形成されていた。かかるトラン ジスタは一般に電界効果地接ゲート型のものが用 いられる。この型のトランジスタは、シリコン 膜中に形成されたチャネル領域と、第チャネル領域を覆う様に形成されたゲート電極とから構成されている。ゲート電極に所定の電圧を印加する事 により、チャネル領域のコンダクタンスを制御し スイッチング動作を行なうものである。 17. 支持基板の上に晒に重ねられた遮光性脊膜、絶 経験、及び半導体脊膜を含む額層を育する基板を 準滑する工程と、

袋間届をエッチングし、下層に遮光性薄膜からなる遮光層を形成する工程と、

な選光層上に絶縁機を介して配置された半導体 薄機に対して、チャネル領域及び袋チャネル領域 を覆う主ゲート電極を含むトランジスタからなる スイッチング素子を形成する工程と、

策支持基板上において対応するスイッチング素 子に結構された光弁駆動用透明電振を形成する工 程とからなる半導体装置の製造方法。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は直視型表示装置や投影型表示装置等に用いられる平板型光弁装置例えばアクティブマトリクス液晶パネルに関する。より難しくは、液晶パネルの透板として超込まれ液晶を直接型動するみの電極及びスイッチング素子が形成された半導体装置に関する。

(発明が解決しようとする課題)

しかしながら、従来の絶球ゲート型薄膜トランジスタにおいては、ゲート電圧を制御してチャネル領域を非導通状態にしても、薄膜の裏面側を通ってチャネル領域にリーク電流が流れてしまうという問題点があった。所謂バックチャネルであり、アクティブマトリクス装置の正常な動作が困事されるという問題点があった。即ち、各層素を複量次で高速に動作する公には、各スイッチング表子の導通状態と非導通状態におけるコンダクタンス比が10⁶ 以上必要であるが、このバックチャネルの為に必要なスイッチング性能を得る事ができない。

一方、パックチャネルを취越させることができたとしても、本半導体装置は光照射下で用いるものであるから、薄膜トランジスタのチャネル領域に外部から光が入射がするとそのコンダクタンスが増加し、非導通状態におけるドレイン・ソース内のリーク電流となる。このリーク電流と光を照射しないときのリーク電流の比はチャネル領域を

形成する半導体薄膜が単結晶の様に高品質である ほど大きくなるという関題点もあった。

(課題を解決する為の手段)

上述した従来の間距点に載み、本発明はバック チャネルを有効に防止する事ができ且つ入射光を 遊断する事のできる構造を有する薄膜トランジス タを備えた平板型光弁駆動用半導体装置を提供する事を目的とする。

襲中に形成されており、主ゲート電極は該チャネル領域を覆う様に形成されている。この主ゲート電極とは別に、選光層が形成されている。この 選光層は、該選光性薄膜から構成されており、接 チャネル領域に対して主ゲート電極の反対側に配 置されている。即ち、トランジスタのチャネル領域は上下から主ゲート電極と連光層とによって挟 控された構造となっている。

好ましくは、トランジスタチャネル領域の両側 に配置された主ゲート電極は選光性材料からなっ ており、前記選光層とともにチャネル領域を外部 入射光から略完全に運断している。

さらに好ましくは前記避光層は導電性材料からなっており、バックチャネルをお得するために避光層へ電流を与える事もできる。

さらに好ましくはトランジスタのチャネル領域 は、シリコン単結晶からなる半導体準績に形成さ れており、通常の LS!技術を用いてサブミク ロンのオーダで加工する事が可能である。

(作用)

かかる構成を有する平板型光井裏動用半導体 装置においては、スイッチング素子を構成するト ランジスタのチャネル領域のコンダクタンスは半 導体薄膜の両面から各々絶縁親を介して主副一対 のゲート電極によって制御される。従って、従来 の薄膜トランジスタの様に片面からのみ1個の ゲート電極によって制御される構造と異なり、 パックチャネルが生じない。換含すると、本発明 にかかる副ゲート電極はパックチャネルを抑制す る為に致けられているものである。

加えて、チャネル領域は上下から一対の進光性 ゲート電極によって遅われているので、光弁装置 に入射する光は選業電極を通過するとともに、 チャネル領域においては略完全に遮断され、光電 波の発生を有効に防止している。

(実 篇 例)

以下図面を参照して、本発明の好道な実施費を 詳細に逆明する。第1回は、平板型光弁駆動用半 専体装置の模式的部分所面図である。図示する様

に、本装置は支持基製1の上に形成された数層構 造2を有している。積層構造2は、遮光性薄膜と、 放遮光性薄膜の上に絶線膜を介して配置された半 導体消費とを含んでいる。額層構造2である複合 益板の表面には光弁駆動用透明電極即ち画景電極 3が形成されている。そして、積層構造2には画 素電艦 3 を選択的に励起する為のスイッチング素 子4が対応的に形成されている。スイッチング業 子4は、半導体薄膜中に互いに離回して形成され たドレイン領域5及びソース領域6を具備してい る。ドレイン領域5は信号珠7と結構しており、 ソース領域6は対応する菌素電振3に結集されて いる。又、ドレイン領域ちとソース領域6の間に はチャネル領域7が設けられている。チャネル領 城7の炎面側にはゲート絶録襲8を介して主ゲー ト電艦9が形成されている。主ゲート電艦9は図 示しない走査線に結構されているとともに、チャ ネル領域でのコンダクタンスを制御しスイッチン グ素子4のオンオフ動作を実行する。 ぼチャネル 領域7の裏面側には、絶縁襲10を介して遮光暦11

が配置されている。即ち、進光器11はチャネル領域でに対して主ゲート電腦9の反対側に配置されている。この避光器11は前近した遮光性薄膜から構成されている。この避光性薄膜が同時に導電性である場合は、過光器11はパックチャネルを調算する副ゲート徴係ともなる。

チャネル領域7の両側に配置された一対の主副 ゲート電板9及び11は遮光性材料から構成されて いるので、チャネル領域7に入射する光を完全に 遮断している。

又本実施門においては、チャネル領域7はシリコン単結品からなる半導体薄額に形成されており、通常のLSI加工技術が直接適用できるのでそのチャネル長をサブミクロンのオーダにまで散樹化する事が可能である。

第2因は本発明にかかる平板型光弁駆動用半導体装置の製造に用いられる複合基板の模式的部分 断面図である。図示する様に、複合基板は支持基板1とその上に形成された結局構造2とからなっている。先ず、支持基板1は透光性の絶縁材料例

えば酸化シリコンを主成分とする耐熱性の石事よ るいは、酸化アルミニウムから構成されている。 **駛化アルミニウムは熱膨張係数がシリコンに近く、** 窓力が発生しにくい点で優れている。又、単結晶 も形成できる為、その上に単結晶半導体態をヘテ ロエピタキシャル成長する事もできる。次に、路 層構造2は、支持基板1の上に配置された選光性 薄裹21と、鉄道光性薄膜21の上に配置された終設。 蘖22と、狭色緑膜22の上に配置されているととも に支持基板1に対して接着された単結晶材料から なる半導体薄膜23とを含んでいる。波遮光性薄膜 21は専電性材料からなり、例えばポリシリコンが 用いられる。あるいは、ポリシリコンの単層膜に 代えて、ゲルマニウム又はシリコンゲルマニウム 又はシリコンの単層譲あるいは少なくとも1層の ゲルマニウム又はシリコンゲルマニウムを含むシ リコンの多脳臓を用いる寒もできる。さらには、 これら半導体材料に代えてシリサイド、アルミニ ウム等の金属膿を用いる事もできる。又、支持基 板として酸化アルミニウム、即ちサファイヤを用

いた場合には、その上にヘテロエピタキシャル成 長したシリコン単結晶を選光線として用いる率も できる。

被磨構造2は、支持基板1と選先性薄膜21の間に介在する下地膜24を含んでいても良い。この下地膜24は支持基板1と被磨構造2の間の密着性を向上させる為に設けられている。例えば、支持基板1が酸化シリコンを主成分とする石灰で構成されている場合には、下地膜24として酸化シリコンを用いる序ができる。又、支持基板1からのは空化シリコン又はオキシナイトライド、又はそのうちの少なくとも1つと酸化シリコンとの多類的できる。特にオキシナイトライドは成力の凝縮ができる。特にオキシナイトライドは成力の凝縮ができるので有用である。

次に、絶縁観22は後に遮光性薄膜21から構成される副ゲート電極に対するゲート絶録膜として用いられるものであり、例えば酸化シリコン又は窒化シリコンから構成される。あるいは、絶縁膜22は変化シリコンと酸化シリコンの多層膜から縁成

する事もできる。

福福通2の上部に位置する半導体滞襲21は例えばシリコンから構成される。このシリコンは単結晶、多結晶あるいは非品質の材料を用いる事ができる。非品質シリコン薄膜あるいは多結晶シリコン薄膜は化学気积成長法を用いてガラス 法 仮じ できるので比較的大両面のアクティブマトリクス 装置を製造する事ができる。特に、非晶質シリコン薄膜は 150で以下の低温で形成できる為い リコン薄膜は 150で以下の低温で形成できる為い リコン薄膜は 150で以下の低温で形成できる為い リコン薄膜を用いた場合には 2インチ程度の小型被 品パネルを製造する事ができる。

しかしながら、多緒品シリコン薄膜を用いた場合には、歌棚半導体加工技術を適用してサブミクロンのオーダのチャネル長を有するトランジスタを形成すると素子定数の再現性が悪く、パラツキも大きくなる。更に、非品質シリコンの場合は、

サブミクロン加工技術を用いても高速スイッチは 期待できない。これに対して、シリコン単語品からなる半導体薄膜を用いた場合には、微細半導体 加工技術を直接適用する事ができスイッチング素 子の集積密度を著しく向上でき、超数細な光弁装 置を得る事ができる。

たとえスイッチング素子がミクロンオーダーの チャネル長でもチャネル移動度が大きいので、高 適動作を可能とする。さらにこれらのスイッチン グ素子を制御する周辺回路を同一支持基板上に高 起度に集積可能となり、高速でスイッチング素子 アレーを制御できるので、高精細動画象表示には 不可欠となる。

次に第3図を参照して、本発明にかかる半導体 製蔵の製造方法を詳細に説明する。先ず、第3図 (A)に示す工程において、複合基板が準備される。 即ち、研磨した石英板からなる支持基板1の上に、 先ず化学気相成長法あるいはスパッタリングを用いて改化シリコンからなる下地線24を形成する。 下機線24の上に、化学気相成長法を用いてポリシ

行なっても良い。この様にして得られたシリコン 単結品半導体薄膜23はシリコンウエハの品質が実 質的にそのまま保存されるので結晶方位の一様性 や格子欠陥密度に関して極めて優れた半導体基板 材料を得る事ができる。

なおシリコンウエハの無圧着した面は現状の技 では電気的な欠陥が多少残るので、次の模な工 控が更に好ましい。すなわち単結晶ウエハに無酸 化又はCVDによりSiO2 を形成する。彼い CVDによりポリシリコンを形成し、必要ならば を面質摩を行なう。彼いて順に無酸化又はCVD によるSiO2 CVDによるシリコン変化膜及 び無酸化又はCVDによるSiO2 を形成する。 このシリコンウエハを石英支持器板上に無圧器 し、シリコンウエハの研摩を行なう。

次に第3回(8)に示す工程に「いて、下地膜24 を除く収層構造2を選次エッチングし、最下層即 ち下地膜24の上に遮光性薄膜21からなる遮光層11 を形成する。この時間時に、遮光層11の上には絶

リコンからなる透光性意識21を堆蓄する。 終いて 遺光性確膜21の上に熱酸化法あるいは化学気相成 長法を用いて酸化シリコンからなる絶 襲21を形 成する。最後に、絶録膜22の上にシリコン単結品 からなる半導体薄膜28を形成する。この半導体薄 農28は単結晶シリコン半導体基板を絶縁機22に対 して接着した後数皿の取さまで研磨する事により 得られる。用いられる単結晶シリコン半導体基板 はLSI製造に用いられる真品質のシリコンウエ ハを用いる事が好ましく、その結晶方位は『100』 0.0±1.0の範囲の一様性を育し、その単結島格 子欠陥密度は 500個/ピ以下である。かかる物理 特性を有するシリコンウエハの表面を先ず精密に 平滑仕上げする。続いて、平滑仕上げされた面を 絶縁膜22に対して重ね合わせ加熱する事によりシ リコンウエハと支持基板1を互いに無圧着する。 この熱圧若処理によりシリコンウエハと支持基板 1は互いに強闘に固済される。この状態で、シリ コンウエハを所望の厚みになるまで研磨加工する のである。尚研密処理に代えてエッチング処理を

起題22からなるゲート酸化額10も形成される。この選光層11の形成は複合基板の全面に感光額28を被覆した後所望の形状にパタニングし、パタニングされた感光額28をマスクとして選択的にエッチングを行なう事により得られる。

使いて第3回(C) に示す工程において、パタニングされた選光器11及びゲート酸化器10の2個構造の上に、素了領域25が形成される。素子領域25は、半導体海線23のみを所望の形状に選択的にエッチングする事により得られる。このエッチングは、素子領域の形状に合わせてパタニングされた感光線28をマスクとして半導体帯線23を選択的にエッチングする事により行なわれる。

さらに第3図(D)に示す工程において、感光響 26を除去した後離出された半導体薄膜23の裏面を 含めで全体的に無酸化糖形成処理を施ごす。この 結果、半導体薄膜23の裏面にはゲート酸化酶8が 形成される。

続いて第3図(E)に示す工程において、業子領域25を買う様に化学気相成長法により多結晶シリ

コン腺を境積する。この多結晶シリコン腺を所定 の影状にパタニングされた感光鏡(臨示せず)を 用いて選択的にエッチングし主ゲート電振9を形 成する。この主ゲート電振9はゲート酸化鎖8を 介して半導体複数23の上に配置される。

第3回(F)に示す工程において、主ゲート電腦 9をマスクとしてゲート酸化度8を介して不純物 のイオン注入を行ない、半導体薄裏23の中にドレ イン領域5及びソース領域6を形成する。この結 県、主ゲート電腦9の下方においてドレイン領域 5とソース領域6の間に不純物の注入されていな いトランジスタチャネル領域7が設けられる。

続いて、第3四(G)に示す工程において、常子 領域を覆う様に保護機27を形成する。この結果、 遠光暦11及び主ゲート電極9を含むスイッチング 常子は保護機27の中に埋設される。

最後に第3関(H)に示す工程において、ソース 領域6の上にあるゲート酸化農8の一部を除去し てコンタクトホールを形成しこの部分を超う様に 透明端常階級3を形成する。編章階級3は例えば 1 T O 等からなる透明材料から構成される。加えて番素電腦3の下側に配置されている保護額27も 例えば酸化シリコンから構成できるので透明であり、さらにその下側に配置されている石英ガラス からなる支持基板1も透明である。従って、西素電腦3、保護膜27及び石英ガラス支持基板1からなる3 脳構造は光学的に透明であり透過型の光井装置に利用可能である。

逆にチャネル領域7を上下から挟む一対の主副 ゲート電極9及び11はポリシリコンから構成され ており光学的に不透明である為入射光を遊断でき チャネル領域に適れるリーク電流を防止している。 完全に遮断する為にはシリコン、ゲルマニウムで 低パンドギャップの材料を使う。

上述した様に、第3図に示す製造方法においては、高品質の単結晶シリコンからなる半導体機模23に対して600で以上の高温を用いた成績処理、 高解像度のフォトリソエッチング及びイオン注入 処理等を施こす事によりミクロンオーダあるいは サブミクロンオーダのサイズを有する水果効果物

絶縁ゲートトランジスタを形成する事が可能である。用いるシリコン(作結品度は極めて高品質であるので得られた絶縁ゲート型トランジスタの電気特性も優れている。同時に、西柔電攝3も凝細化技術によりミクロンオーダの寸法で形成する事ができるので高速度且つ微細な構造を有するアクティブマトリクス液晶用半導体装置を製造する事ができる。

第3回の場合は、単結晶半導体集23を急圧者方法により形成した例についての実施例であった。単結晶半導体襲を無圧者でなく、エピクキシャル方法によって形成する場合の実施例を第4回を開いて設明する。先ず、サファイヤの様に送りが基準に大力と101の結晶を確としてシリコンの使に、第4回(B)の如く、酸102をヘテロエピタキシャル成長する。酸化係のよこかとは、多結晶の場合には、更な化係の数が正式に比べまりコンの値に近い。第二の大力によりました。

ニウムを用いた場合には、魚応力が小さく、その 上に形成されている単結晶シリコン膜の結晶性を 半導体プロセスの高温処理を介しても維持できる。 第4回においては、単結品使化アルミニウムを 用いている為、第4図(B)の様に単結晶シリコン 襲102をヘテロエピタキシャル成長する事ができ る。次に、成長した単結品シリコン親102を第4 図(C)の様にバタニングして遮光糖!!!を形成す る。次に第4回(0)の様に絶縁費110を形成し、 さらに、その一届に穴112をあけ、第4図(E)の 様に単結晶シリコン臓」はの表面を出す。次に、 非品質あるいは多結局の半導体膜123を第4図(P) の様に形成する。穴112では、単桁品シリコン膜 111と半導体装123が接している。この状態で高 温熱処理を行うと、穴の部分の単粒器シリコン薬 111を確として半導体験128がラテラルエビ成長 する。従って、第4回(4)の様にその穴の近い領 坡123Aは単粒益化する。単粒益化されない領域 128Bは多結晶状態になっている。このエピタキ シャル成長は、第4回(F)においては先ず多結晶

特別平4-152574 (7)

半導体膜128を形成し、熱処理によってラテラル エピ成長した例を示したが、第4回(E)の状態か らガスソースエピタキシャル成長、あるいは、波 相エピタキシャル成長しても第4図(G)の様に単 結晶半導体膜を形成できる。半導体膜としては、 シリコン、GaAs 臍が可能である。次に、第4 図(用)に示す様に、トランジスタの落板になる領 城124をパタニングする。次に、第4四(1)の徒 にゲート始録機108を形成し、最終的に、第4図 (J)の様に透明電振103をドレイン領域108に接 続したトランジスタを形成する。ソース領域105 とドレイン領域108との間のチャネル領域107の コンダクタンスは、ゲート電極125と遮光膜[1] によって制御できる。第4回(J)においては、送 光鵬111がソース領域105と後続した例を示した が、その必要はない。第4図(G)においてラテラ ルエピ成長は、3~5㎞と充分長く単結晶領域を 形成するので、第4図(1)の頃に単粒品のトラン ジスタを絶疑嫌の上に形成できる。

最後に第5回を参照して本充明にかかる半導体

接置を用いて組立てられた光弁装置の例を説明する。図示する様に、光弁装置は半導体装置28と、 該半導体装置28に対向配置された対向基板29と、 半導体装置28と対向基板29の間に配置された電気 光学物質層例えば液晶層30等から構成されている。 半導体装置28には画常を規定する画楽電腦あるい は駆動電腦3と、所定の信号に応じて接駆動電腦 3を励起する為のスイッチング素子4とが形成されている。

極は信号様子に接続されている。半導体装置28は さらにXドライバ33を含み列状の信号様子に接続 されている。さらに、Yドライバ31を含み行状の 走査様32に接続されている。又、対向基板29はガ ラス基板35と、ガラス基板35の外側面に接着され た紹光板35と、ガラス基板35の外側面に形成され た対向電極あるいは共通電極37とから構成されて いる。

図示しないが、各スイッチング素子4に含まれる 遠光層又は 副ゲート 電極も好ましくは主ゲート 電極と共通に走査練32に 伝統されている。 かかる 結構により、スイッチング素子を構成するトランジスタのチャネル領域に 流れる リーク 電流を 対対 広防止する 取り できる。 あるいは、 岩光層に する 下の 地域を 中間 からい できる。 何れに しても、 選光層に 所定の 電圧を 印加する 事により バックチャネルに さらには、 選光層に 印加される 電圧を 製御に 立っには、 選光層に 印加される 電圧を 製御 に 変定 によりチャネル領域の 関値 電圧を 所望 の 値に 変定

する事も可能である。

これらスイッチング素子4のスイッチング性能 を扱わすためにオン/オフ電流比が用いられる。 液晶動作に必要な電流比は普込み時間と保持時間 から簡単に求められる。例えばデータ信号がテレ ビジョン信号である場合には、1走査線期間の約80μsec の間にデータ信号の90%以上を書込まねばならない。一方、1フィールド期間である約18msecで電荷の90%以上を保持しなければならない。その結果、電流比は5桁以上を保持となる。この点、その結果、電流はチャネル領域は主副ゲート電話によればチャネル領域は主副ゲート電話によって調査でいるので、オフ的におけるリーク電流は実質的に完全に除去されている。かかは16行った全になって、グラングにおけるができる。そ行って、グラングできる。できる事ができる。

(発明の効果)

上述した様に、本発明によればトランジスタチャネル領域の両側に配置された一対の主動ゲート電極をポリシリコン等の遊光性材料で構成する 事によりチャネル領域を外部入射光から有効に 遮断する事ができ光常効果に基づくリーク電流の 免生を有効に防止する事ができるという効果があ

4. 図面の飼印な説明

第1図は平板型光弁駆動用半導体装置の構造を 示す模式的部分断面図、第2図はかかる半導体装 置の製造に用いられる複合基板の構造を示す模式 的部分断面図、第3図及び第4図は平板型光弁駆 動用半導体装置の製造工程を示すそれぞれ別の模

7 底馬線

式的工程図、及び第5図は本半導体装置を用いて 構成された平板型光弁装置の構造を示す模式的分 解料模型である。

1…支持基板

2… 被層構造

3…菌素電極

4…スイッチング素子

5…ドレイン領域

- .. -----

-

ロー・ソース関係

7…チャネル領域

8…ゲート酸化酶

9…主ゲート電機

10…ゲート酸化製


11… 選先層

21 ~ 選光性厚膜

22… 抢 禄 纂

23…半導体薄膜

24…下地票



第2回

21 建北位藻赋

3 选录电极

2排音構造


出租人工 索 技 衡 既 点 セイコー電子工業株式会社


指定代理人 工業技術院電子技術總合研究所要

始 木 賞


化理人并理士 体 数 之 驻

转周平4-152574 (9)





第4团



第1月 劉[G	nt. C	1.5	- 1/136	-	登別記号 5 0 0		庁内整理番号 9018-2K
⑦発	鄸	者	小	島	芳 1	FO .	東京都江東区亀戸6丁目31番1号 セイコー電子工業株式 会社内
@発	明	者	蓝	巣	博	昭	東京都江東区亀戸6丁目31番1号 セイコー電子工業株式 会社内